说起计算机通用的x86、ARM架构，就一定是跨国大厂的“故事”吗？作为处理器与软件之间的接口规范，指令集架构（ISA）过去几十年来均由国外企业主导，比如x86由英特尔公司定义，ARM由ARM公司定义。

谁掌握了主流ISA的定义权，谁就掌握了整个芯片生态的入口。日前，一项中国方案写入开源、开放的新兴ISA——RISC-V指令集标准，为全球芯片产业提供了不同于x86和ARM的“第三条道路”。历时7年，上海交通大学团队实现国内机构在RISC-V核心标准制定上“零的突破”，主导ISA完成一次历史性更新。它为人工智能、自动驾驶、工业物联网、智能穿戴等对功耗和面积敏感的设备，提供了可靠的安全底座。

从“使用标准”变“定义标准”

在计算机领域，指令集架构（ISA）定义了芯片能够执行哪些指令、如何访问内存、如何进行安全隔离等最基础的行为。可以说，操作系统、编译器、应用程序都建立在ISA之上，芯片设计厂商也必须按照ISA的规范来设计处理器。因此，无论是芯片设计还是软件开发，全球厂商均围绕这些既有的规范来进行，中国产业界和学术界也长期处于“使用标准”而非“定义标准”的位置。

在上海交通大学计算机学院并行与分布式系统研究所（IPADS），杜冬冬、杨璧丞、夏虞斌、陈海波等组成团队，主导推进的SPMP（特权态物理内存保护）指令集标准，日前正式通过同业标准组织——RISC-V国际基金会董事会的审议，获批合入RISC-V指令集架构（ISA）标准。这是RISC-V国际基金会自2015年成立以来，首个由中国本土团队从零起步、自主发起并完整主导的ISA标准特性。

这项定名为RISC-V的ISA“开门定标”，允许任何机构参与标准制定，这为中国在最底层规范上争取话语权提供了难得的历史机遇。然而，在中国主导的SPMP获批之前，RISC-V的所有核心标准几乎均由海外机构主导。

以2026年为例，除SPMP外，其余获批的ISA扩展，均来自海外团队，如Sifive、Meta、高通等。中国在芯片实现层面，如香山高性能开源芯片，虽已取得长足进步，但在ISA标准制定这一顶级领域仍属空白。

SPMP指令集标准的正式合入，一举打破格局。这意味着，今后全球任何一家厂商在设计RISC-V芯片时，都可以选择遵循由中国团队主导制定的安全隔离规范。这也标志着中国在国际芯片核心标准的话语权上实现了历史性跨越：从被动接受规则，到主动参与制定规则。

记者了解到，早在2019年的9月，上海交大IPADS团队在陈海波教授带领下，向RISC-V社区提交了SPMP的架构设计初稿。陈海波也是交大人工智能操作系统研究院院长、开源鸿蒙项目群技术指导委员会创始主席。

此后约2500个日夜，团队全程牵头，经历了多轮严格的技术审查、方案修订和社区讨论，其间还应对了复杂的国际形势变化。最终，这一来自中国的核心指令集架构设计，成功推到国际标准化终点。

在国产芯片上部署应用

在传统通用处理器中，操作系统依赖于页表机制来管理内存，确保不同应用之间的安全隔离。但多次内存访问带来高延迟，实时性难以保证，同时页表硬件和缓存也消耗较大的面积与功耗。

科研人员比方，想象在一个大型园区，访客需要凭门禁卡进出特定区域。页表就相当于园区采用的一套多层级索引系统：访客先到总服务台查询园区总索引确定楼栋，再到对应楼栋查询分索引确定楼层，最后到楼层确认具体房间。每次都要层层查询，效率极低。

而在AI芯片、车载芯片、智能终端、工业控制器等场景中，它们更像一个固定布局的封闭园区，功能区域事先划定。再配备一套庞大的多级索引系统，无异于杀鸡用牛刀了。

此次SPMP的新做法，不查“索引”，只看“门牌”：即芯片内部的一组“便签条”。每条便签直接记录一块物理地址区域的起始地址、长度和访问权限。处理器访问内存时，只需一次检查寄存器即可当场决策，无需任何多级地址转换和内存查询，从而在极小的硬件面积和功耗下实现灵活的安全隔离。

这项设计恰好弥补了RISC-V在终端侧“高安全、轻量级”场景下的短板，从AI到FDS，为功耗和面积敏感的设备提供了可靠的安全底座。其技术价值不仅在业内国际社区中获得高度认可，在芯片应用方面也已在香山（中科院开源高性能RISC-V处理器）、芯来（国产RISC-V IP厂商）等国产芯片上获得部署与应用。

从“跟跑”到“并跑”，从概念提出到全球标准。RISC-V国际基金会董事会成员、中科院计算所副所长包云岗研究员道贺表示，历经七年不懈攻关，成功推动SPMP通过多轮严格审核，正式获批成为RISC-V国际协会官方标准——不仅显著完善了RISC-V安全体系架构，也为国内机构深入参与国际标准制定树立了鲜活范例与宝贵信心。

“期待未来，越来越多由我国机构发起的RISC-V扩展标准，为全球RISC-V生态建设贡献中国智慧。”包云岗说。